GaN-Leistungstransistoren mit hoher Elektronenmobilität (HEMTs) mit einer Durchbruchspannung (BV) von mehr als 2500 V bei/ DSS- Leckstrom von 1 μA mm-1, gewachsen durch plasmaunterstützte MBE (PA-MBE) auf Saphir, wurden mit einer Einzelfeldplattenstruktur demonstriert. Es hat sich gezeigt, dass die Unterteilung des 70-nm-GaN-Kanals in 12 Schichten weniger Defektzustände und weniger Porendefekte aufweist, was dem BV zugute kommt. Die Single-Gate-Feldplattentechnik trägt dazu bei, den Zustand des elektrischen Spitzenfelds zu vereinfachen, und trägt auch zur hohen BV bei. Diese Vorteile unterstreichen das Potenzial des PA-MBE-gewachsenen GaN-Leistungs-HEMT für elektronische Hochleistungsanwendungen. © 2025 Die Autoren. Veröffentlicht im Auftrag der Japan Society of Applied Physics von IOP Publishing Ltd
Im Zuge der Weiterentwicklung der Leistungselektroniktechnologie haben sich Leistungsbauelemente aus Galliumnitrid (GaN) zu einer neuen Generation von Hochleistungshalbleiterbauelementen entwickelt. GaN-Hochelektronenmobilitätstransistoren (HEMTs), die mithilfe metallorganischer CVD (MOCVD) hergestellt werden, haben in kommerziellen Anwendungen als Hochleistungsschaltgeräte Erfolg gehabt, darunter Netzteile, Ladestationen für Elektrofahrzeuge und Stromversorgungen für Kommunikationsbasisstationen.1–5) PA-MBE wurde in großem Umfang zum Züchten von GaN-basierten Epitaxiestrukturen für HF-Anwendungen eingesetzt und erreichte Rekordwerte Frequenzen, die in den THz-Bereich gelangen.6,7) Es wurde auch gezeigt, dass PA-MBE-gewachsene GaN-HEMTs bei relativ niedrigeren Frequenzen, aber mit höherer Durchschlagsfestigkeit oder überlegener Linearität arbeiten können.8–10) Allerdings gibt es nur wenige Berichte über PA-MBE-gewachsene GaN-HEMTs für elektronische Hochleistungsanwendungen. Hier verwenden wir eine PA-MBE-Technik, um GaN-Leistungs-HEMT-Strukturen auf Saphir wachsen zu lassen. Im Vergleich zu MOCVD kann PA-MBE einen isolierenden Puffer ohne Dotierung erreichen und eine lineare Abstufung der Zugentlastungsschicht ermöglichen. Ein dotierstofffreier Puffer ist vorteilhaft, um einen Stromkollaps beim Umschalten von GaN-Leistungs-HEMTs zwischen Ein- und Aus-Zuständen zu vermeiden, und ist daher für die Hochfrequenzleistung von entscheidender Bedeutung. Unterdessen erfolgt das Wachstum von PA-MBE unter Ultrahochvakuumbedingungen, wodurch der Einbau von Hintergrundverunreinigungen und -defekten unterdrückt wird.11) Dies kann auch zu einer höheren Zuverlässigkeit führen. Darüber hinaus verwenden wir eine Single-Gate-Feldplattentechnik, um die elektrische Feldverteilung zu optimieren und eine hohe Durchbruchspannung (BV) von mehr als 2500 V zu erreichen. Die Einzelfeldplattenstruktur vereinfacht das elektrische Spitzenfeld im Vergleich zu einer Struktur mit mehreren Feldplatten und kann somit eine höhere BV erreichen.12,13) Diese Technik ist die einfachste Form einer Feldplatte und trägt dazu bei, die Gesamtherstellungskosten zu senken und die Zuverlässigkeit im Vergleich zu Feldplatten mit mehreren Ebenen zu erhöhen.
In dieser Arbeit haben wir ein neuartiges Wachstumsschema implementiert, das die Aufteilung des 70-nm-GaN-Kanals in 12 Schichten mit einer Ga-Tröpfchenverarmungsbehandlung beinhaltete, im Gegensatz zu dem, was in unserer vorherigen Arbeit12) angewendet wurde, wo ein kommerziell erhältlicher 300-nm-GaN-Kanal ohne eine solche Technik verwendet wurde. Es wurden GaN-HEMTs mit einer BV von mehr als 2500 V bei einer Leckstromdichte IDSS von 1 μA mm−1 demonstriert, die durch PA-MBE auf Saphir unter Verwendung einer Einzelfeldplattenstruktur gezüchtet wurden. Durch die Unterteilung des 70-nm-GaN in 12 Schichten wird die Qualität des GaN-Kanals verbessert, was zu weniger Defektzuständen und einer geringeren Porendefektdichte führt, was wiederum dem BV zugute kommt. Im Vergleich zu früheren Arbeiten zu MOCVD5) zeigt unsere Arbeit die Machbarkeit von PA-MBE zur Erzielung hoher BV durch die Anwendung einer neuartigen Wachstumsmethode und ebnet den Weg für Niedertemperatur-PA-MBE in Anwendungen in der Hochleistungselektronik.
Wir haben zwei GaN-HEMTs, Wafer A und B, mithilfe von PA-MBE epitaktisch auf Saphirsubstraten gezüchtet, wie in den Abbildungen gezeigt. 1(a) und 1(b). Während des Wachstumsprozesses wurde eine 1000 nm dicke AlN-Pufferschicht auf einem 3-Zoll-Saphirsubstrat mit einer (0001)-Kristallstruktur und einer um 2 Grad verschobenen C-Achsen-Ausrichtung abgeschieden. Dies geschah bei einer Substrattemperatur von 920 °C und einer Wachstumsrate von 4,5 nm min−1. Ohne eine AlGaN-Übergangsschicht wurde der GaN-Kanal direkt auf dem AlN-Substrat gezüchtet.14) Um optimale elektrische Eigenschaften durch metallische Polarität und Zwischenschichtbindung auf atomarer Ebene sicherzustellen, wurde die 70-nm-GaN-Schicht für das Wachstum in 12 von 5,83-nm-Segmenten unterteilt (Wachstumstemperatur 815 °C, Wachstumsrate 1,35 nm min−1) für Wafer B. Anschließend wurden zwei molekulare Schichten aus AlN und eine 28-nm-Schicht hergestellt Bei der gleichen Temperatur wurden 22 % AlGaN-Barriereschicht abgeschieden. Abschließend wurde der gesamte Epitaxiewafer durch In-situ-Abscheidung mit 10 nm SiN passiviert.
Abb. 1. (a) und (b) schematische Darstellung des Querschnitts der epitaktischen Strukturen für Wafer A und B, (c) und (d) Rasterkraftmikroskop-Bild (AFM) der Oberfläche der epitaktischen Strukturen für Wafer A und Wafer B und schematische Darstellung (e) des Querschnitts und (f) Rasterelektronenmikroskop-Bild (REM) des hergestellten GaN-HEMT mit einer einzelnen Feldplatte.
Der schematische Querschnitt eines GaN-Leistungs-HEMT ist in Abb. 1(e) dargestellt. Die Geräteherstellung begann mit dem Aufbringen einer 30 nm dicken SiN-Passivierungsschicht mittels chemischer Niederdruck-Gasphasenabscheidung (LPCVD). Anschließend wurde die Mesa-Isolierung durch N-Implantation erreicht. Dieser Prozess stellt sicher, dass die aktiven Bereiche verschiedener Geräte durch Abschneiden des 2DEG außerhalb dieser Bereiche getrennt werden.15) Ohmsche Source/Drain-Kontakte wurden unter Verwendung von Ti/Al/Ni/Au (30/150/50/50 nm) realisiert, das durch Elektronenstrahlverdampfung und schnelles thermisches Tempern bei 850 °C in N2 für 60 s abgeschieden wurde.16) Anschließend wurde eine 150 nm dicke Schicht aus SiN abgeschieden des Wafers mittels induktiv gekoppeltem Plasma-CVD (ICP-CVD). Das Gate-Fenster wurde in der 150-nm-SiN-Schicht mit einer Vertiefungstiefe von etwa 120 nm geöffnet, so dass etwa 30 nm SiN als Gate-Isolator übrig blieben. Ti/Al/Ti (30/500/30 nm) wurde abgeschieden, um das Gate-Metall und das Feld zu bilden
Blech gleichzeitig plattieren. Anschließend wurde mittels ICP-CVD eine 1 μm dicke SiN-Schicht abgeschieden und mittels ICP-RIE wurden Durchgangslöcher V0 erzeugt. Die Verbindung M1 zu den ohmschen Source/Drain-Kontakten wurde unter Verwendung von Ti/Al/Ti (30/1000/30 nm) durch die Durchgangslöcher V0 hergestellt. Eine 2 μm dicke SiN-Schicht wurde mittels ICP-CVD abgeschieden und die Durchgangslöcher V1 wurden mittels ICP-RIE erzeugt. Die Verbindung M2 zu den ohmschen Source/Drain-Kontakten wurde unter Verwendung von Ti/Al/Ti (30/2000/30 nm) durch die Durchgangslöcher V1 hergestellt. Abschließend wurde mittels ICP-CVD eine 2 μm dicke SiN-Schicht als oberste Passivierungsschicht abgeschieden. Der hergestellte GaN-HEMT weist eine Gate-Länge (LG) von ca. 2 μm, eine Gate-Feldplattenlänge (LFP) von ca. 9 μm, eine Gate-Breite (WG) von ca. 100 μm, einen Gate-Source-Abstand (LGS) von ca. 3,5 μm und einen Gate-Drain-Abstand (LGD) von ca. 22 μm auf.
Mit der Übertragungsleitungsmethode (TLM) wurden der Kontaktwiderstand und der Schichtwiderstand des Wafers mit 3,6 Ω·mm bzw. 491 Ω sq−1 gemessen. Aus der Hall-Messung ergeben sich für die zweidimensionale Elektronengasdichte (2DEG) NS, die Feldeffektmobilität μFE und der resultierende Schichtwiderstand RS 1,07 × 1013 cm−2, 884 cm2 V−1·s−1 bzw. 660 Ω sq−1. Der relativ hohe ohmsche Kontaktwiderstand war auf den großen Kontaktwiderstand des legierten Metalls zum 2DEG mit geringer Mobilität zurückzuführen.17) Die Diskrepanz zwischen dem aus TLM-Messungen erhaltenen Schichtwiderstand und dem aus Hall-Messungen kann darauf hindeuten, dass die Pufferschicht unter dem GaN-Kanal nicht ausreichend isoliert, was zu parasitärer Leitung führt. Eine weitere Optimierung der Wachstumsbedingungen der Pufferschicht würde den Schichtwiderstand verringern und eine dickere Kanalschicht ermöglichen.14)
Die Charakterisierung der Mesa-Isolierung des Geräts wurde auf zwei Mesa-Isolierungsquadraten mit einem Abstand von ~10 μm und einer Breite von etwa 100 μm durchgeführt. Abbildung 2 zeigt die Mesa-Isolationseigenschaften mit einer Vorspannung mit zwei Anschlüssen im Bereich von 0 bis 1100 V. Der Leckstrom beträgt weniger als <1 μA mm−1 und bleibt von 0 bis 1100 V nahezu konstant, was auf die guten Isoliereigenschaften der 1 μm dünnen AlN-Pufferschicht schließen lässt, die mit PA-MBE auf Saphir gewachsen ist. Ein solches Isolierverhalten ist wesentlich, um die Abschnürung des Geräts und einen ausreichend hohen BV sicherzustellen.
Die Abbildungen 3 und 4 veranschaulichen die typischen Ausgangs- und Übertragungseigenschaften der hergestellten GaN-HEMTs. Wafer A weist einen Durchlassstrom von ∼290 mA mm−1 bei einer Drain-Vorspannung (VDS) von 20 V und einer Gate-Vorspannung (VGS) von 0 V auf, mit einem Durchlasswiderstand (Ron) von 35 Ω·mm, wie in Abb. 3(a) dargestellt. Wafer B weist einen vergleichbaren Ron auf, allerdings mit aktueller Sättigung in den Ausgangseigenschaften, was auf die überlegene Kanalqualität seiner unterteilten Schichten zurückzuführen ist. Wie in Abb. 1(d) dargestellt, weist Wafer B deutlich weniger Porendefekte auf, was den Einfluss von Ionen und Molekülen in der Luft auf das Innere der Epitaxieschicht deutlich verringert. Folglich wird die parasitäre Leckleitung durch defekte Kanäle abgeschwächt, was zur Eliminierung der Ausgangsleitung für Wafer A führt. Das Gerät weist ein EIN/AUS-Stromverhältnis von ∼106 für Wafer A und 107 für Wafer B auf, mit einem niedrigen Drain-Leckstrom unter 10 nA mm−1 bzw. 1 nA mm−1 bei einer Drain-Vorspannung (VDS) von 0,5 V. Die Reduzierung des Gate-Leckstroms auf nahezu Rauschniveau impliziert außerdem eine Verbesserung des Wachstums des GaN-Kanals.18) Die Schwellenspannung (VTH), die mithilfe der linearen Extrapolationsmethode (d. h. dem Gate-Vorspannungsabschnitt der linearen Extrapolation des Drain-Stroms am Spitzentranskonduktanzpunkt) bestimmt wird, wird auf ungefähr –19 V für Wafer A und –13 V für Wafer B extrahiert. Der geringere Drain-Leckstrom im ausgeschalteten Zustand bei der Gate-Source-Vorspannung VGS unterhalb der Schwellenspannung VTH für Wafer B stimmt damit überein Die oben genannten Ausgangseigenschaften weisen auf eine bessere Kanalqualität hin, die durch Schichtunterteilung erreicht wird, wie in Abb. 4 dargestellt. Wie aus Abb. 4(b) ersichtlich ist, weist Wafer B rechts eine steilere Steigung in der linearen Übertragungskurve auf, was auf eine geringere Defektdichte hinweist. Die Gate-Leckage wird bei identischer Passivierung von Wafer A zu Wafer B erheblich reduziert, was auf weniger Leckpfade durch das Gate-Dielektrikum hinweist, was auf seine überlegene Oberflächenmorphologie zurückzuführen ist. Der relativ hohe Ron in beiden Wafern ist auf die geringe Dicke des GaN-Kanals zurückzuführen, der direkt auf dem AlN-Puffer liegt, der die hintere Barriere bildet. Eine Erhöhung der Kanaldicke und die Einführung einer abgestuften Schicht sowie eine weitere Optimierung des Wachstumsprozesses werden zu einer Verringerung des Ron führen.19)
Die Gate- und Source-Elektroden sind auf −30 V bzw. 0 V vorgespannt, während das Substrat schwebend bleibt. Die Eigenschaften im ausgeschalteten Zustand sind in Abb. 5 dargestellt. Wafer A weist einen IDSS-Leckstrom von etwa 1 μA mm−1 bei 1000 V auf, was auf eine BV von etwa 1000 V hinweist. Im Gegensatz dazu weist Wafer B einen IDSS-Leckstrom von etwa 1 μA mm−1 bei 2500 V auf, was auf einen BV von etwa 2500 V schließen lässt GaN-Kanal. Die Unterteilung des GaN-Kanals führt zu weniger Defektzuständen und reduzierten Porendefekten, was zu einem hohen BV führt. Darüber hinaus weisen die Eigenschaften des IDSS auf einen plötzlichen Ausfall hin, der möglicherweise auf einen seitlichen Ausfall des Geräts zurückzuführen ist. Dieses Verhalten legt nahe, dass der Durchschlagsmechanismus ein Durchschlagen der Kanalschicht sein könnte, da die bessere Kanalqualität von Wafer B auf eine höhere BV hinweist. Aufgrund des schwebenden Substrats und der isolierenden Eigenschaften des Saphirsubstrats ist es unwahrscheinlich, dass ein vertikaler Durchbruch auftritt, wie aus den IDSS-Eigenschaften im ausgeschalteten Zustand hervorgeht.20) Es wird auch angenommen, dass die hohe BV für Wafer B auf einen vereinfachten Zustand des elektrischen Spitzenfelds mit einer einzelnen Feldplatte zurückzuführen ist. In diesem Szenario bestimmen nur zwei elektrische Feldspitzen am Feldplattenrand und am Drainrand den BV, und das elektrische Spitzenfeld am Feldplattenrand wird unter die Durchbruchfestigkeit von GaN reduziert.13,14) Folglich ermöglicht diese Konfiguration unserem GaN-HEMT mit einer einzelnen Feldplatte, einen BV von mehr als 2500 V bei einem IDSS-Leckstrom von 1 μA mm−1 auszuhalten. Unsere früheren Arbeiten zu MOCVD-gewachsenen GaN-HEMTs mit einer Einzelfeldplattenstruktur haben einen BV über 2400 V gezeigt, was unsere Spekulationen über die Durchbruchmechanismen stützt.12) Tabelle I fasst die BV- und Leckstromeigenschaften verschiedener GaN-Leistungs-HEMTs mit einer Nennspannung von 1200 V zusammen. Unsere Arbeit ist einzigartig in der Verwendung einer Einzelfeldplattentechnik, die einen relativ hohen BV und einen geringen IDSS-Leckstrom nachweist.12,21,22) Die Implementierung einer Einzelfeldplattenstruktur unter Verwendung der einfachsten Form einer Feldplatte kann dazu beitragen, die Gesamtherstellungskosten zu senken und gleichzeitig einen hohen BV aufrechtzuerhalten.
Abb. 5. Der Leckstrom IDSS im ausgeschalteten Zustand für (a) Wafer A und (b) Wafer B und (c) simulierte elektrische Feldverteilung für Strukturen ohne Feldplatte und mit einer Feldplatte.
Die dynamischen Ron-Eigenschaften für den in dieser Arbeit hergestellten GaN-HEMT wurden mit dem dynamischen Messsystem Agilent B1505 gemessen, um den Strom zu bewerten. Abb. 6. Dynamische Ron-Eigenschaften unter verschiedenen Belastungen im AUS-Zustand.
Kollapseffekt. Der Messaufbau war wie folgt: Der EIN-Zustand wurde durch VGS = 0 V und VDS = 1 V charakterisiert. Im AUS-Zustand wurde VGS auf −20 V festgelegt und die Belastungszeit im AUS-Zustand betrug 10 ms, wobei verschiedene VDS-Werte im Bereich von 0 bis 800 V angewendet wurden. Der dynamische Ron wurde 200 μs nach dem Umschalten vom AUS-Zustand in den EIN-Zustand gemessen, was der minimalen Schaltzeit des Systems entspricht.23) Der dynamische Ron/statische Ron Der Wert für den MBE-gewachsenen GaN-HEMT wurde in dieser Arbeit mit etwa 46 % bei 600 V bewertet, was im Vergleich zu unserer vorherigen Arbeit relativ höher ist, wie in Abb. 6.24 gezeigt. Ein solcher Unterschied kann entweder auf Elektroneneinfang im Zusammenhang mit Versetzungen in der MBE-gewachsenen Pufferschicht oder auf eine suboptimale LPCVD-Passivierung auf dem MBE-gewachsenen in situ SiN unter VDS-Belastung von bis zu 600 V zurückzuführen sein. Weitere Arbeiten werden durchgeführt werden unter Verwendung einer Niedrigtemperatur-PECVD-Passivierung anstelle von Hochtemperatur-LPCVD durchgeführt, um den Stromzusammenbruch zu mildern.12)
Zusammenfassend haben wir einen GaN-Leistungs-HEMT mit einer BV von mehr als 2500 V demonstriert, der durch MBE auf Saphir unter Verwendung eines unterteilten GaN-Kanals und einer durch MBE gewachsenen ultradünnen AlN-Pufferschicht gezüchtet wurde, sowie die Implementierung einer Single-Gate-Feldplattentechnik. Wir haben gezeigt, dass diese Technik zu weniger Defektzuständen und weniger Porendefekten führt, was zu einem hohen BV führt. Diese Vorteile unterstreichen das Potenzial von PA-MBE-gewachsenen GaN-Leistungs-HEMTs für elektronische Hochleistungsanwendungen. Die Neuheit dieser Arbeit liegt hauptsächlich in der epitaktischen Wachstumsmethode, während Ref. 12 basiert auf einem neuartigen Chipdesign und einer Chipverarbeitungsmethode. Zukünftige Arbeiten werden sich auf die Reduzierung von Versetzungen konzentrieren, um die Durchbrucheigenschaften großer Geräte zu demonstrieren und Ron durch die Einführung abgestufter Schichten und die Optimierung der oberen Barriere sowie die Erhöhung der Kanaldicke zu verringern.
Abb. 6. Dynamische Ron-Eigenschaften unter verschiedenen Belastungen im AUS-Zustand.
Danksagungen Die Autoren danken dem Jiangsu Provincial Department of Finance Project für die Unterstützung durch den Zuschuss Nr. BE2023048 für diese Arbeit.
Referenzen
1) OS Koksaldi, J. Haller, H. Li, B. Romanczyk, M. Guidry, S. Wienecke, S. Keller und UK Mishra, IEEE Electron Device Lett. **39**, 1014 (2018).
2) G. Gupta, M. Kanamura, B. Swenson, D. Bisi, B. Romanczyk und C. Neufeld, 2022, IEEE 34. Int. Symp. über Leistungshalbleitergeräte und ICs (ISPSD), Vancouver, BC, Kanada.
3) Z. Cheng, X. Li, L. Chen, L. Wang, Z. Li und X. Tang, IEEE Trans. Elektronengeräte **71**, 7689 (2024).
4) O. Çiçek und Y. Badali, IEEE Trans. Gerätematerial. Zuverlässig. **24**, 275 (2024).
5) MT Alam, S. Mukhopadhyay, MM Haque, SS Pasayat und C. Gupta, Appl. Physik. Express **18**, 016501 (2025).
6) K. Shinohara et al., 2010, Int. Electron Devices Meeting, San Francisco, CA, USA30.1.1.
7) Y. Yue et al., Jpn. J. Appl. Physik. **52**, 08JN14 (2013).
8) DS Lee et al., IEEE Electron Device Lett. **34**, 969 (2013).
9) W. Xing, Z. Liu, H. Qiu, GI Ng und T. Palacios, IEEE Electron Device Lett. **38**, 619 (2017).
10) S. Bajaj, Z. Yang, F. Akyol, PS Park, Y. Zhang, AL Price, S. Krishnamoorthy, DJ Meyer und S. Rajan, IEEE Trans. Electron Devices **64**, 3114 (2017).
11) TD Moustakas, E. Iliopoulos, AV Sampath, HM Ng, D. Doppalapudi, M. Misra, D. Korakakis und R. Singh, J. Cryst. Wachstum **227–228**, 13 (2001).
12) Z. Yang, Y. Liao, J. Zhuang, H. Dong, S. Zhang, L. Zhu, B. Zhang, G. Yu, Z. Zeng und B. Zhang, IEEE Trans. Elektronengeräte im Test (2025).
13) X. Li et al., IEEE Trans. Electron Devices **71**, 3989 (2024).
14) ZC Yang, YQ Wang, JG Zhuang und E. Liao, 2025, 15. Int. Konf. über Energie, Energie und Elektrotechnik (CPEEE), Fukuoka, Japan, 2025.
15) N. Sharma, SK Dhakad, C. Periasamy und N. Chaturvedi, Mater. Wissenschaft. Halbleiter. Verfahren. **87**, 195 (2018).
16) M. Piazza, C. Dua, M. Oualil, E. Morvan, D. Carsetti und F. Wyczisk, Microelectron. Zuverlässig. **49**, 1222 (2009).
17) AH Mohamed, NAB Ghazali, HMH Chong, RJ Cobley, L. Li und K. Kaina, Solid-State Electron. **172**, 107867 (2020).
18) S. Shin et al., APL Electronic Devices **1**, 036120 (2025).
19) K. Harrouche, S. Venkatachalam, F. Grandpierre, E. Okada und F. Medjdoub, Appl. Physik. Express **15**, 116504 (2022).
20) S. Wienecke et al., 2025 IEEE Int. Reliability Physics Symp. (IRPS), Monterey, CA, USA3A.1-1, 2025.
21) S. Li, Y. Ma, W. Lu, M. Li, L. Wang, Z. Zhang, T. Zhu und Y. Li, Int. Electron Devices Meeting (IEDM), San Francisco, CA, USA1, 2023.
22) A. Li, F. Li, W. Wang, Y. Zhu, W. Liu, GH Yu, Z. Zeng und B. Zhang, Proc. des 36. Int. 2024 Symp. on Power Semiconductor Devices and ICs (ISPSD) 2-6, Bremen, Deutschland, 2024.
23) R. Hao et al., IEEE Electron Device Lett. **38**, 1567 (2017).
24) M. Cioni et al., Microelectron. Zuverlässig. **168**, 115666 (2025).
1) OS Koksaldi, J. Haller, H. Li, B. Romanczyk, M. Guidry, S. Wienecke, S. Keller und UK Mishra, IEEE Electron Device Lett. **39**, 1014 (2018).
2) G. Gupta, M. Kanamura, B. Swenson, D. Bisi, B. Romanczyk und C. Neufeld, 2022, IEEE 34. Int. Symp. über Leistungshalbleitergeräte und ICs (ISPSD), Vancouver, BC, Kanada.
3) Z. Cheng, X. Li, L. Chen, L. Wang, Z. Li und X. Tang, IEEE Trans. Elektronengeräte **71**, 7689 (2024).
4) O. Çiçek und Y. Badali, IEEE Trans. Gerätematerial. Zuverlässig. **24**, 275 (2024).
5) MT Alam, S. Mukhopadhyay, MM Haque, SS Pasayat und C. Gupta, Appl. Physik. Express **18**, 016501 (2025).
6) K. Shinohara et al., 2010, Int. Electron Devices Meeting, San Francisco, CA, USA30.1.1.
7) Y. Yue et al., Jpn. J. Appl. Physik. **52**, 08JN14 (2013).
8) DS Lee et al., IEEE Electron Device Lett. **34**, 969 (2013).
9) W. Xing, Z. Liu, H. Qiu, GI Ng und T. Palacios, IEEE Electron Device Lett. **38**, 619 (2017).
10) S. Bajaj, Z. Yang, F. Akyol, PS Park, Y. Zhang, AL Price, S. Krishnamoorthy, DJ Meyer und S. Rajan, IEEE Trans. Electron Devices **64**, 3114 (2017).
11) TD Moustakas, E. Iliopoulos, AV Sampath, HM Ng, D. Doppalapudi, M. Misra, D. Korakakis und R. Singh, J. Cryst. Wachstum **227–228**, 13 (2001).
12) Z. Yang, Y. Liao, J. Zhuang, H. Dong, S. Zhang, L. Zhu, B. Zhang, G. Yu, Z. Zeng und B. Zhang, IEEE Trans. Elektronengeräte im Test (2025).
13) X. Li et al., IEEE Trans. Electron Devices **71**, 3989 (2024).
14) ZC Yang, YQ Wang, JG Zhuang und E. Liao, 2025, 15. Int. Konf. über Energie, Energie und Elektrotechnik (CPEEE), Fukuoka, Japan, 2025.
15) N. Sharma, SK Dhakad, C. Periasamy und N. Chaturvedi, Mater. Wissenschaft. Halbleiter. Verfahren. **87**, 195 (2018).
16) M. Piazza, C. Dua, M. Oualil, E. Morvan, D. Carsetti und F. Wyczisk, Microelectron. Zuverlässig. **49**, 1222 (2009).
17) AH Mohamed, NAB Ghazali, HMH Chong, RJ Cobley, L. Li und K. Kaina, Solid-State Electron. **172**, 107867 (2020).
18) S. Shin et al., APL Electronic Devices **1**, 036120 (2025).
19) K. Harrouche, S. Venkatachalam, F. Grandpierre, E. Okada und F. Medjdoub, Appl. Physik. Express **15**, 116504 (2022).
20) S. Wienecke et al., 2025 IEEE Int. Reliability Physics Symp. (IRPS), Monterey, CA, USA3A.1-1, 2025.
21) S. Li, Y. Ma, W. Lu, M. Li, L. Wang, Z. Zhang, T. Zhu und Y. Li, Int. Electron Devices Meeting (IEDM), San Francisco, CA, USA1, 2023.
22) A. Li, F. Li, W. Wang, Y. Zhu, W. Liu, GH Yu, Z. Zeng und B. Zhang, Proc. des 36. Int. 2024 Symp. on Power Semiconductor Devices and ICs (ISPSD) 2-6, Bremen, Deutschland, 2024.
23) R. Hao et al., IEEE Electron Device Lett. **38**, 1567 (2017).
24) M. Cioni et al., Microelectron. Zuverlässig. **168**, 115666 (2025).
Es gibt nichts Beunruhigenderes, als das Schlafzimmer zu betreten und von einem anhaltenden muffigen Geruch erfasst zu werden. Egal wie oft Sie putzen, die Bettwäsche waschen oder die Fenster öffnen, dieser feuchte, erdige Geruch bleibt bestehen. Es kann dazu führen, dass sich selbst der schönste Raum ungemütlich und unhygienisch anfühlt.
<!-- Meta Tags --> <meta title="UV Water Treatment for Wineries: Chemical-Free Disinfection Guide | Massphoton"> <meta name="description" content="Complete guide to UV water treatment for wineries. Learn how UV-C disinfection protects wine quality by eliminating bacteria, yeasts, and protozoa withou">
Der Inhalt umfasst: 1. Anwendungsvorteile von UVC-LED zur Wasserdesinfektion2. Hauptstörfaktoren im Wasser und typische Auswirkungen (mit Datentabelle)3. Präventions- und Kontrollmaßnahmen gegen Wasserstörfaktoren4. FazitI. Anwendungsvorteile der UVC-LED-WasserdesinfektionUVC-LED
Die Implementierung eines kommerziellen UVC-LED-Luftdesinfektionssystems erfordert eine sorgfältige Konstruktion, präzise UV-Dosisberechnungen und eine nahtlose HVAC-Integration, um eine Neutralisierung von Krankheitserregern in medizinischer Qualität zu erreichen. Dieser technische Leitfaden beschreibt die genauen Mechanismen der 265-nm-DNA/RNA-Inaktivierung, vergleicht Festkörperdioden mit herkömmlichen Quecksilberlampen und beschreibt Einsatzstrategien für Luftreiniger im Kanal, im Oberraum und für eigenständige Luftreiniger. Durch die Berücksichtigung von Implementierungsrealitäten wie Luftstromgeschwindigkeit, Staubschatten und Wärmemanagement können Facility Manager erfolgreich UVC-LED-Luftdesinfektionsanordnungen einsetzen, um eine nachhaltige, ozonfreie Raumluftqualität sicherzustellen.
