In dieser Arbeit werden GaN-Leistungstransistoren mit hoher Elektronenmobilität ( HEMTs ) beschrieben, die durch die Implementierung einer einzelnen Gate-Feldplatte (FP) Dieses Design schafft ein vereinfachtes und dennoch optimiertes elektrisches Feldprofil, das der Schlüssel zum Erreichen einer hohen BV bei gleichzeitiger Beibehaltung einer günstigen dynamischen Leistung ist. Der dynamische eine Durchbruchspannung (BV) von mehr als 2400 V (definierter I DSS <1 μA mm- ¹ ) erreichen. EIN- Widerstand ( R on) bleibt nach der V DS-Belastung im AUS -Zustand bei V 600 bei nur 106 % . Die Kombination aus hoher BV und robusten dynamischen Eigenschaften zeigt, dass die Single-Gate-FP-Technik ein vielversprechender Ansatz für die Massenproduktion von Hochleistungs- GaN- Leistungs- HEMTs ist und das Potenzial für eine Reduzierung der Prozesskomplexität und -kosten ohne Beeinträchtigung der Geräteleistung bietet. © 2026 Die Autoren. Veröffentlicht im Auftrag der Japan Society of Applied Physics von IOP Publishing Ltd

Abb. 1. (a) Schematische Darstellung des Querschnitts eines GaN-HEMT mit einer einzelnen Feldplatte (b) Mikroskopisches Bild des 2-Zoll-Wafers nach Abschluss des Prozesses (c) Mikroskopisches Bild des hergestellten GaN-HEMT mit einer einzelnen Feldplatte (d) Bild des fokussierten Ionenstrahls (FIB) des hergestellten GaN-HEMT mit einer einzelnen Feldplatte.

Abb. 2. Wichtige Prozessknoten des GaN-HEMT mit einer einzelnen Feldplatte.

Abb. 3. SEM-Bild des GaN-HEMT, passiviert mit (a) ICPCVD (Wafer A) und (b) PECVD.

Abb. 4. Ausgangseigenschaften des GaN-HEMT.

3.1. Statische Durchschlagseigenschaften und -mechanismen mittels elektrischer Feldsimulation

Abbildung 5 zeigt die Durchbruchseigenschaften der hergestellten GaN-HEMTs im AUS-Zustand. An das Gate wurde eine Vorspannung von –15 V und an die Source eine Vorspannung von 0 V angelegt, und das Substrat wurde schwebend belassen. Wafer A mit ICPCVD-SiN-Passivierung weist bei 44 % seiner Geräte eine BV von mehr als 2000 V auf. Im Gegensatz dazu zeigt Wafer B mit PECVD-SiN-Passivierung, dass fast 70 % seiner Geräte eine BV von mehr als 2400 V aufweisen. Der Leckstrom IDSS im AUS-Zustand beträgt etwa 20 μA für Wafer A und 1 μA für Wafer B bei einer Drain-Source-Spannung VDS von 2000 V, wie in den Abbildungen dargestellt. 5(c) bzw. 5(e). Die deutliche Verringerung der IDSS-Leckage für Wafer B im Vergleich zu Wafer A ist auf eine bessere Passivierung von Oberflächendefekten bei der höheren Abscheidungstemperatur von PECVD (350 °C) zurückzuführen, wie aus den REM-Bildern in Abb. 3 hervorgeht. Die wesentliche Verbesserung der BV-Gleichmäßigkeit und der I- DSS -Leckage für Wafer B (PECVD bei 350 °C) gegenüber Wafer A (ICPCVD bei 250 °C) unterstreicht die entscheidende Rolle der Abscheidungstemperatur. Eine höhere Temperatur fördert eine bessere Grenzflächenreparatur, Filmstöchiometrie und Wasserstoffumverteilung, was allesamt die dielektrische Robustheit und Grenzflächenqualität verbessert. Bei beiden Wafern steigt IDSS nach einer Hochspannung über 2000 oder 2400 V schnell an, was darauf hindeutet, dass der Durchbruch durch einen vertikalen Fehlermodus verursacht wird, der über den lateralen Fehlermodus hinaus auftritt, der zwischen den Gate- und Drain-Elektroden auftritt.25) Der in unserer Arbeit verwendete Einzel-FP erweitert den lateralen Fehlermodus und verschiebt den vertikalen Fehlermodus im Vergleich zu mehreren FP und kann somit BV erhöhen, wie aus dem Vergleich zwischen unserer Arbeit und Referenz hervorgeht,19), die die gleiche Pufferstruktur aufweist. Tabelle I fasst die Sperrfähigkeiten verschiedener GaN-Leistungs-HEMTs mit einer Nennspannung von 1200 V zusammen. Ein Benchmarking mit hochmodernen Multi-FP-Designs in Tabelle I zeigt, dass unser Single-FP-Gerät einen überlegenen BV erreicht und gleichzeitig einen außergewöhnlich niedrigen I- DSS- Leckstrom beibehält. Dies zeigt, dass eine sorgfältige Einzel-FP-Optimierung mit der statischen Leistung komplexerer Architekturen mithalten kann. Die Physik wird anhand der Silvaco-Simulationsergebnisse in Abb. 6 (b) weiter erläutert. Aus Abb. 6(a) geht hervor, dass die IDSS-Leckage bei gleicher VDS-Vorspannung verringert wird, wenn die Dicke des Gate-FP-Dielektrikums von 150 nm auf 300 nm zunimmt. Dies geht mit einer Verringerung der Spitze des elektrischen Feldes an der Gate-FP-Kante einher, wie in Abb. 6(b) dargestellt. Sobald die elektrische Feldspitze an der Drain-Kante die Durchbruchfestigkeit des GaN-Materials überschreitet, wird die IDSS-Leckage nicht mehr reduziert. Der relativ geringe IDSS-Leckstrom in unserer Arbeit im Vergleich zu den Referenzwerken ist auf die vereinfachte Bedingung der elektrischen Feldspitze zurückzuführen, die aus der Silvaco-Simulation hervorgeht, da weniger Schwachstellen vorhanden wären, wenn die Anzahl der elektrischen Feldspitzen verringert würde.26) In der GaN-auf-Si-Epitaxiestruktur dieser Arbeit bestimmen die hochohmige kohlenstoffdotierte Pufferschicht und das leitfähige Siliziumsubstrat gemeinsam den vertikalen Durchbruchpfad. Bei extrem hoher Drain-Vorspannung (>2000 V) fördert das vertikale elektrische Feld die Elektroneninjektion vom Substrat in den Puffer. Diese Elektronen werden von tiefliegenden Fallen eingefangen und bilden eine Raumladung, die die Feldverteilung verzerrt und zu einer lokalen Joule-Erwärmung führt, die schließlich ein thermisches Durchgehen und den Übergang in den vertikalen Ausfallmodus auslöst. Das Erreichen von >2400 V BV auf einem leitfähigen Si-Substrat zeigt die Wirksamkeit des Single-FP-Designs bei der Bewältigung des lateralen Feldes und der Verzögerung des vertikalen Durchbruchs. Dieses Potenzial unterstreicht seine Eignung für anspruchsvollere Anwendungen, wie z. B. 1200-V- und Hochspannungsmärkte, in denen typischerweise isolierende Substrate verwendet werden.11,17)

3.2. Analyse der Wärmeableitung

Bei hohen Schaltfrequenzen (z. B. >100 kHz) führt eine verkürzte Abkühlzeit zwischen den Zyklen zu einer erhöhten durchschnittlichen Kanaltemperatur. Dies kann sich auf dynamisches Ron über zwei primäre physikalische Wege auswirken: (i) erhöhte Emissionsraten aus bestehenden Fallen, die durch den Zusammenbruch teilweise wieder hergestellt werden könnten; und (ii) mögliche Aktivierung tieferer Fallen oder verstärkte Grenzflächenzustandsgenerierung unter zyklischer thermomechanischer Belastung, was letztendlich die Hochfrequenzleistung beeinträchtigen kann. Trotz der Komplexität realer Betriebsbedingungen bietet unser Single-FP-Design inhärente thermische Vorteile: Unser Gerät weist gleichmäßige Grenzflächen zwischen Halbleiter- und Passivierungs-/Dielektrikumsschichten (Abb. 1) und eine ausgezeichnete Planarität (Abb. 3) auf, die beide für eine effiziente vertikale Wärmeleitung vom Kanal zum Substrat entscheidend sind. Im Gegensatz dazu können mehrschichtige, nichtplanare Strukturen mit mehreren FP zu thermischen Engpässen führen, wenn a) BV durch L GD normalisiert wird.

topografische Stufen. Daher ist unsere vereinfachte Single-FP-Architektur vorteilhaft für das Wärmemanagement bzw. bietet inhärente Vorteile.

[1] W. Saito, Y. Takada, M. Kuraguchi, K. Tsuda, I. Omura und TS Ogura, „Design und Demonstration eines GaN-Transistors mit hoher Elektronenmobilität und hoher Durchbruchspannung (HEMT) unter Verwendung einer Feldplattenstruktur für Leistungselektronikanwendungen“, Jpn. J. Appl. Physik. 43, 2239 (2004).

[2] K. Shinohara et al., „220GHz fT and 400GHz fmax in 40-nm GaN DH-HEMTs with re-grown ohmic“, Int. Electron Devices Meeting, San Francisco, CA, USA, 2010 S. 30.1.1.

[3] U. Singisetti, MH Wong, S. Dasgupta, JS Speck und UK Mishra, „Enhancement-mode N-polar GaN Metal-Insulator-Semiconductor Field Effect Transistors with Current Gain Cutoff Frequency of 120 GHz“, Appl. Physik. Express 4, 024103 (2011).

[4] Y. Yue et al., „Ultraskalierte InAlN/GaN-Transistoren mit hoher Elektronenmobilität und einer Grenzfrequenz von 400 GHz“, Jpn. J. Appl. Physik. 52, 08JN14 (2013).

[5] MH Wong et al., „N-polare GaN-Epitaxie und Transistoren mit hoher Elektronenmobilität“, Semicond. Wissenschaft. Technol. 28, 074009 (2013).

[6] OS Koksaldi, J. Haller, H. Li, B. Romanczyk, M. Guidry, S. Wienecke, S. Keller und UK Mishra, „N-polare GaN-HEMTs mit Rekorddurchbruchspannung über 2000 V und niedrigem dynamischen Einschaltwiderstand“, IEEE Electron Device Lett. 39, 1014 (2018).

[7] Y. Zhang, M. Sun, J. Perozek, Z. Liu, A. Zubair, D. Piedra, N. Chowdhury, 40, 75 (2025).

[8] P. Shrestha et al., „Hohe Linearität und hohe Verstärkungsleistung von N-polar GaN MIS-HEMT bei 30 GHz“, IEEE Electron Device Lett. 41, 681 (2020).

[9] SH Sohel et al., „Linearitätsverbesserung mit AlGaN-Polarisationsgradienten-Feldeffekttransistoren mit SiNx-Passivierung durch chemische Gasphasenabscheidung bei niedrigem Druck“, IEEE Electron Device Lett. 41, 19 (2020).

[10] J.-S. Moon et al., „Power scaling of graded-channel GaN HEMTs with mini-field-plate T-gate and 156 GHz fT“, IEEE Electron Device Lett. 42, 796 (2021).

[11] G. Gupta et al., „1200V GaN-Schalter auf Saphirsubstrat“, IEEE 34th Int. Symp. über Leistungshalbleitergeräte und ICs (ISPSD), Vancouver, BC, Kanada, 2025.

[12] Z. Cheng, X. Li, L. Chen, L. Wang, Z. Li, und Electron Devices 71, 7689 (2024).

[13] O. Çiçek und Y. Badali, „Ein Überblick: Durchbruchspannungsverbesserung von GaN-Halbleiter-basierten Transistoren mit hoher Elektronenmobilität“, IEEE Trans. Gerätematerial. Zuverlässig. 24, 275 (2024).

[14] MT Alam, S. Mukhopadhyay, MM Haque, SS Pasayat und C. Gupta, „3 kV monolithischer bidirektionaler GaN HEMT auf Saphir“, Appl. Physik. Express 18, 016501 (2025).

[15] H. Li et al., „GaN-on-Si HEMT for D-band power amplification demonstring 0.67 W/mm at 10 V“, IEEE Electron Device Lett. 46, 1749 (2025).

[16] S. Luo, F. Wang und K. Zhang, „Verbesserte Durchbruchspannung und Vth-Stabilität in Hybrid-Gate-p-GaN-Leistungs-HEMTs auf Saphirsubstrat“, Jpn. J. Appl. Physik. 65, 024002 (2025).

[17] S. Li et al., „1200 V E-mode GaN monolithische Integrationsplattform auf Saphir mit ultradünner Puffertechnologie“, Int. Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2023.

[18] X. Li et al., „Demonstration von > 8 kV GaN HEMTs mit CMOS-kompatibler Fertigung auf 6-Zoll-Saphirsubstraten für Mittelspannungsanwendungen“, IEEE Trans. Electron Devices 71, 3989 (2024).

[19] W. Wang (Mitglied, IEEE) et al., „Unterdrückung der dynamischen Widerstandsdegradation in 1200 V GaN-on-Sapphire E-Mode GaN HEMTs durch Drain-seitiges dünnes p-GaN-Design“, IEEE Trans. Electron Devices 72, 1537 (2025).

[20] N. Sun et al., „6 Zoll Hochspannungs-GaN-basierte E-Mode-HEMTs mit ultradünnen Barrierestrukturen: Schnittstellenqualität und ihre Zuverlässigkeit“, Appl. Physik. Lette. 126, 112105 (2025).

[21] J. Li, R. Zhu, KM Wong und KM Lau, „Fully-vertikale GaN-on-SiC-Trench-MOSFETs“, IEEE Electron Device Lett. 46, 282 (2025).

[22] R. Hao et al., „Breakdown Enhancement and Current Collapse Suppression by High-Resistivity GaN Cap Layer in Normal-Off AlGaN/GaN HEMTs“, IEEE Electron Device Lett. 38, 1567 (2017).

[23] Y.-K. Lin, J. Bergsten, H. Leong, A. Malmros, J.-T. Chen, D.-Y. Chen, O. Kordina, H. Zirath, EY Chang und N. Rorsman, „Ein vielseitiger ohmscher Kontaktprozess mit niedrigem Widerstand, ohmscher Aussparung und Tieftemperaturglühen für GaN-HEMTs“, Semicond. Wissenschaft. Technol. 33, 095019 (2018).

[24] Z. Tang, Q. Jiang, Y. Lu, S. Huang, S. Yang, 34, 1373 (2013).

[25] S. Wienecke et al., „3-Faktor-beschleunigter Lebensdauertest in lateralen GaN-Leistungs-HEMTs: ein Tutorial“, 2025 IEEE Int. Reliability Physics Symp. (IRPS), Monterey, CA, USA, 2025, S. 3A.1–1.

[26] MJ Uren, M. Caesar, S. Karboyan, P. Moens, P. Vanmeerbeek und M. Kuball, „Electric Field Reduction in C-doped AlGaN/GaN on Si High Electron Mobility Transistors“, IEEE Electron Device Lett. 36, 826 (2015).

[27] P. Moens et al., „On the Impact of Carbon-Doping on the Dynamic Ron and Off-State Leakage Current of 650 V GaN Power Devices“, Proc. des 27. Int. Symp. über Leistungshalbleitergeräte und ICs, Kowloon Shangri-La, Hongkong, 2015.

[28] M. Cioni et al., „Auswirkung der 2DEG-Dichte und des Drain/Source-Feldplattendesigns auf den dynamischen RON von 650 V AlGaN/GaN HEMTs“, Microelectron. Zuverlässig. 168, 115666 (2025).

[29] M. Hua, C. Liu, S. Yang, S. Liu, Y. Lu, K. Fu, Z. Dong, Y. Cai, B. Zhang und KJ Chen, „650-V GaN-basierte MIS-HEMTs mit LPCVD-SiNx als Passivierung und Gate-Dielektrikum“, 2015, IEEE 27th Int. Symp. on Power Semiconductor Devices and IC's, ISPSD, 2015.